DDR SDRAM

Infos
DDR SDRAM ou Double Data Rate Synchronous Dynamic Random Access Memory est un type de mémoire à circuit intégré utilisé dans les ordinateurs depuis 2003 et communément abrégée sous le sigle DDR. La DDR fournit une meilleure bande passante que l'ordinaire SDRAM en transférant les données à la fois sur le front montant et sur le front descendant des impulsions d'horloge, ce qui a pour effet de doubler la vitesse d'accès à la mémoire, en lecture et en
DDR SDRAM

DDR SDRAM ou Double Data Rate Synchronous Dynamic Random Access Memory est un type de mémoire à circuit intégré utilisé dans les ordinateurs depuis 2003 et communément abrégée sous le sigle DDR. La DDR fournit une meilleure bande passante que l'ordinaire SDRAM en transférant les données à la fois sur le front montant et sur le front descendant des impulsions d'horloge, ce qui a pour effet de doubler la vitesse d'accès à la mémoire, en lecture et en écriture. Cette particularité lui donne son nom : "Double Data Rate" signifie "débit mémoire double" (par rapport à la la SDR SDRAM). Ainsi, une carte mère dotée de mémoire DDR-SDRAM et ayant un bus mémoire cadencé à est équivalente en débit de donnés à de la SDRAM à . Les fabricants de mémoire ont eu des difficultés à produire en masse de la DDR à plus de . Ainsi, depuis 2005, elle est progressivement remplacée par la DDR-2, qui fonctionne selon le même principe que la DDR, mais plus simple à produire, et permettant des fréquences d'horloge plus élevées. La DDR2 est en compétition avec la Rambus XDR-DRAM mais devrait devenir le standard, alors que QDR (Quad Data Rate) est trop complexe pour être implémentée. RDRAM est une alternative à la DDR SDRAM, mais de nombreux fabricants ne l'utilisent plus. JEDEC a établi des standards de vitesse pour la DDR SDRAM, divisés en 2 parties : la première pour les puces et la seconde pour les mémoires.

Spécification des barrettes mémoires

Les mémoires DDR possèdent généralement une appellation commerciale du type PCxxxx, où «xxxx» représente le débit d'information en Mo/s. Note : Toutes les vitesses de RAM non indiquées dans cette liste ne sont pas agréés par JEDEC — il s'agit d'optimisation de tolérance réalisée par les fabricants. Il n'y a pas de différence architecturale entre les différentes DDR SDRAM conçues pour les différentes fréquences d'horloge, par exemple PC1600 (conçu pour fonctionner à ) et PC2100 (conçu pour fonctionner à ). Le chiffre indique simplement le niveau de fonctionnement garanti pour chaque type de mémoire. Cela dit, il est possible d'utiliser de la DDR SDRAM à une fréquence inférieure à celle prévue (sous-fréquençage) ou supérieure (surfréquençage). Le surfréquençage ne peut être tenté qu'avec des mémoires de haute qualité et par des utilisateurs expérimentés (voir surfréquençage).

Débit mémoire DDR

Le débit mémoire (et par conséquent le nom) d'une mémoire est calculé comme suit : Les DDR sont des mémoires . Cela signifie qu'une barette de mémoire DDR peut transmettre : 8
- 2 = 16 octets à chaque cyle d'horloge, le facteur 2 provenant de "l'effet DDR". Pour l'exemple, supposons que cette mémoire tourne à la fréquence de , on a donc à chaque seconde : 16
- 133 = 2128, soit un débit théorique d'environ : c'est donc de la PC2100.

Différenciation physique des différents types de mémoires

Les DIMMs de DDR SDRAM ont 184 broches (alors que la SDRAM n'en compte que 168), et peuvent être différenciées des DIMMs de SDRAM par le nombre de crochets (DDR SDRAM en a un au centre, SDRAM en a deux excentrés). DDR fonctionne à un voltage de , comparé au pour la SDRAM. Ceci peut réduire significativement la consommation électrique.

Double Canal (Canal double)

Certains contrôleurs mémoire utilisent un double canal (en anglais Dual Channel) ou même quadri channel pour la mémoire. Il s'agit d'exploiter les modules de mémoire par paire afin de cumuler la bande passante et ainsi exploiter au maximum les capacités du système en doublant ou quadruplant la bande passante effective. Il est essentiel, lors de l'utilisation du Dual Channel, d'utiliser des barrettes identiques par paire (fréquence, capacité et préférentiellement de même marque) pour optimiser les performances et permettre à la puce de croiser les accès sans souci.

Synchronisation

La synchronisation de la mémoire (en anglais timing) est une succession de cycles d'horloge nécessaires pour accéder à une donnée stockée en mémoire vive. Symbolisé par 4 chiffres (ex. 3-4-4-8), elles correspondent dans l'ordre aux valeurs suivantes :
- CAS delay ou CAS latency (CAS signifiant Column Address Strobe) : il s'agit du nombre de cycles d'horloge s'écoulant entre l'envoi de la commande de lecture et l'arrivée effective de la donnée. Autrement dit, il s'agit du temps d'accès à une colonne.
- RAS Precharge Time (noté tRP, RAS signifiant Row Address Strobe) : il s'agit du nombre de cycles d'horloge entre deux instructions RAS, c'est-à-dire entre deux accès à une ligne.
- RAS to CAS delay (noté parfois tRCD) : il s'agit du nombre de cycles d'horloge correspondant au temps d'accès d'une ligne à une colonne.
- RAS active time (noté parfois tRAS) : il s'agit du nombre de cycles d'horloge correspondant au temps d'accès à une ligne.

Correction d'erreurs

Certaines barrettes memoires possèdent des systèmes de correction d'erreur afin de garantir l'intégrité des données qu'elles contiennent. On les retrouve la plupart du temps sur les serveurs surtout dans le cas où la manipulation de donnée est critique.
- Les barrettes de mémoire ECC (Error Correction Coding)

Voir aussi

- SDR SDRAM
- Canal double
- DDR2 ==
Sujets connexes
Bande passante   Bus informatique   Canal double   Circuit intégré   Column Address Strobe   DDR2 SDRAM   Hertz   Mémoire   Mémoire informatique   Ordinateur   RDRAM   Rambus   SDRAM   Sous-fréquençage   Surfréquençage   Volt  
#
Accident de Beaune   Amélie Mauresmo   Anisocytose   C3H6O   CA Paris   Carole Richert   Catherinettes   Chaleur massique   Championnat de Tunisie de football D2   Classement mondial des entreprises leader par secteur   Col du Bonhomme (Vosges)   De viris illustribus (Lhomond)   Dolcett   EGP  
^